有关基于Zen 3核心架构的AMD下一代Ryzen 4000 CPU系列的官方信息已经公布。该信息是CyberCatPunk与我们共享的AMD机密文件的一部分。
AMD的Ryzen 4000'Vermeer'CPU具有下一代Zen 3内核，在泄漏的文档中有详细介绍
这些文档为我们提供了一些新信息，同时重申了一些我们早已知道的点点滴滴。首先，AMD Vermeer台式机CPU系列被称为AMD系列19h型号21h B0。根据该文档，基于AMD Zen 3的Ryzen 4000 AM4 CPU系列(代号为Vermeer)旨在用于高性能台式机平台，并且最多具有两个CCD(Core / Cache Complex Dies)和一个IOD(I / O Die)。
与上一代设计不同，每个CCD都由两个CCX(核心复合体)组成，Zen 3 CCD将由单个CCX组成，它将具有8个可在单线程模式(1T)或两线程模式下运行的内核模式(2T)，每个CCX最多支持16个线程。由于该芯片最多可容纳两个CCD，因此内核和线程数最多为16个内核和32个线程，与现有的旗舰AM4台式机处理器Ryzen 9 3950X相同。每个Zen 3内核将具有512 KB的L2缓存，每个CCD总共具有4 MB的L2缓存。这应该等于双CCD CPU上的8 MB L2高速缓存。除了L2缓存外，每个CCD还将包含多达32 MB的共享L3缓存。对于Zen 2，L3缓存在两个CCX之间分配，每个CCX都有自己单独的(最多)16 MB缓存。每个CCD的缓存大小保持不变，但是现在所有内核都可以共享更多的L3缓存。
继续，AMD的具有Zen 3内核的Ryzen 4000'Vermeer'台式机CPU将引入稍微改进的可扩展数据结构，每个DRAM通道最多支持512 GB或ECC DRAM最高1 TB。对于内存接口，Ryzen 4000台式机CPU将保留原始的DDR4-3200速度。CPU上将有2个统一的内存控制器，每个控制器支持一个DRAM通道，每个通道总共2个DIMM。以下是IOD的I / O和PCH功能集的详细信息：
可扩展的数据结构。这提供了将计算复合体，I / O接口和内存接口相互连接的数据路径。
处理请求，响应和数据流量
处理探测流量以促进一致性，每个DRAM通道最多支持512GB
处理中断请求路由(APIC)
可扩展的控制结构。这提供了数据路径，该路径提供了对所有块的配置访问路径
处理配置请求，响应和数据流量
GMI2：最多两个特殊的数据结构端口，用于连接CCD。
